
Nama : Elsadanika Maura Sitorus

NIM : 211344013 – 2NK

RANGKUMAN MINGGU 14 MIKROPROSESOR & INTERFACE

Interfacing Memory

- 4 tipe umum atau jenis-jenis memory:
  1) ROM (Read Only Memory)
  2) EEPROM (Flash Memory)
  3) SRAM (Static Random Access Memory)
  4) DRAM (Dynamic Random Access Memory)
- Berikut ini adalah ilustrasi pseudo-memory component



→Address connection connect dengan address bus, sementara output atau input/output connection terhubung dengan data bus.

- Selection Connection : tiap memory memiliki input yang akan menyeleksi memory device. Selection connection terdiri dari tiga nama dengan fungsi yang sama, yaitu:
  1) Chip Select ($\overline{CS}$)
  2) Chip Enable ($\overline{CE}$)
  3) Select ($\bar{S}$)




  Semua nama selection connection merupakan active low yang hanya akan aktif atau menjalankan operasi baca atau tulis ketika diberi logic 0.

  RAM minimal memiliki 1 selection $\overline{CS}$ atau $\bar{S}$. Sedangkan ROM minimal memiliki 1 selection $\overline{CE}$.


- Control Connection : semua memory devices memiliki bentuk control input atau output. ROM memiliki 1 control input sedangkan RAM memiliki 2 control inputs.

Control Input ROM : $\overline{OE}$ (output enable) atau $\bar{G}$ (gate). Jika $\overline{OE}$ dan $\overline{CE}$ aktif, maka outputnya akan enable, jika $\overline{OE}$ tidak aktif maka output disable.
Control Input RAM : Jika hanya ada control input R/$\overline{W}$ maka pin tersebut dapat memilih operasi baca atau tulis (read/write) namun hanya jika selectionnya adalah $\overline{CS}$. Jika ada dua control inputs maka control inputnya adalah $\overline{WE}$ (write enable) dan $\overline{OE}$.

- Berikut ini adalah proses untuk mengetahui jumlah saluran alamat dan cara membaca tipe-tipe ROM, SRAM, EEPROM, dan DRAM.

EEPROM (27xx)	**SRAM (40xx, 62xx)**
 The pin-out of the 2716, 2K × 8 EPROM. (Courtesy o 2716 → 16/8 = 2 → 2K 2^{11} = 2048 ($\approx 2K$) Kapasitas : 8x2Kbyte Saluran Alamat : 11	 4016 → 16/8 = 2 → 2K 2^{11} = 2048 ($\approx 2K$) Kapasitas : 8x2Kbyte Saluran Alamat : 11
ROM (27xx)	**DRAM (44xx, 41xx)**
Jika tipenya 2708 2708 → 8/8 = 1 → 1K 2^{10} = 1024 ($\approx 1K$) Kapasitas : 8x1Kbyte Saluran Alamat : 10 Jika tipenya 2704 2704 → 4/8 = 1/2 → 512 2^{9} = 512 Kapasitas : 8x512byte Saluran Alamat : 9	 4464 → 64x4 Kapasitas : 4x64Kbyte

- 3 to 8 Line Decoder 74LS138



Berikut ini cara mendapatkan alamat awal dan alamat akhir tiap pin:

- Kapasitas memory : 8x8Kbyte.
- Saluran Alamat : 13 (A12 – A0).
- Tipe : 2764 → 64Kbyte = 8 IC memory dan 8Kbyte kapasitas.
- Alamat awal = 0 | 0000 | 0000 | 0000 | = 00000
  Alamat akhir = 1 | 1111 | 1111 | 1111 | = 01FFF
- Awal = F0000H + 01FFF = F1FFF
- Memory Map

F0000H F1FFFH	8Kbyte
F2000H F3FFFH	8Kbyte
F4000H F5FFFH	8Kbyte
F6000H F7FFFH	8Kbyte
F8000H F9FFFH	8Kbyte
FA000H FBFFFH	8Kbyte
FC000H FDFFFH	8Kbyte
FE000H FFFFFH	8Kbyte

LATIHAN

1. Jelaskan cara kerja rangkaian berikut

346 CHAPTER 10




FIGURE 10–17 A sample memory system constructed with a 74HCT139.

- Pada rangkaian ini terdapat 4 saluran yang menjadi perhatian utama, yaitu A19, A17, A18, serta #M/IO. Saluran #M/IO merupakan control input ROM yang akan mengaktifkan output ketika gate dan chip enablenya aktif. #M/IO terkoneksi dengan pin $\bar{G}$ yang bersifat active low, sehingga perlu diberi logic 0 untuk mengaktifkan pin $\bar{G}$ pada U1A. Saluran A17 dan A18 terkoneksi dengan pin A dan B pada U1A. Pin A dan B bersifat active high dan outputnya terhubung ke CE2. Untuk mengaktifkan CE2, maka pin A dan B melalui saluran A17 dan A18 perlu diberi logic 1 pada masing-masing salurannya. Dengan begitu, output U1A yang terhubung ke CE2 menjadi aktif. Saluran A19 terhubung ke gerbang NAND dan $\overline{CE1}$, sehingga A19 perlu diberi logic 0 karena $\overline{CE1}$ bersifat active low dan output dari NAND gate (kaki 6) akan menghasilkan logic 1 sehingga pin $\bar{G}$ pada U1B akan non aktif. Ketika U1B non aktif, maka hanya memory U2 yang dapat diakses. Untuk mengakses U3, maka saluran #M/IO perlu diberi logic 0, A17 dan A18 diberi logic 1, sedangkan A19 perlu diberi logic 1 sehingga output NAND gate akan mengaktifkan pin $\bar{G}$ U1B.

2. Jelaskan cara kerja rangkaian berikut




FIGURE 10–28 Separate bank decoders.

- Pada rangkaian ini terdapat dua saluran utama, yaitu $\overline{BHE}$ dan $\overline{BLE}$. Ketika$\overline{BLE}$ diberi logic 0 maka memory pada Low Bank akan bisa diakses. Sedangkan ketika $\overline{BHE}$ diberi logic 0 maka memory pada High Bank akan diakses. Jika ingin mengaktifkan semua gate, maka digunakan saluran M/IO. Ketika M/IO diberi logic 1, maka pin G1 pada U2 dan U3 akan aktif, sedangkan pin G2B dapat diaktifkan melalui saluran A20, A21, dan A22 dengan memberi logic 0 sehingga pin output U1 akan menghasilkan 0 dan G2B akan aktif karena sifatnya yang active low. $\overline{BHE}$ dan $\overline{BLE}$ diberi logic 0 atau 1 sesuai dengan keinginan akses. Jika ingin mengakses High Bank maka $\overline{BHE}$ diberi logic 0 dan $\overline{BLE}$ diberi logic 1. Begitupun sebaliknya.

Tugas 1: Mikroprosesor dengan 20 saluran alamat (A19-A0). EPROM 1 kapasitas 2Kbyte, EPROM 2 kapasitas 4Kbyte, RAM 1 kapasitas 2Kbyte, dan RAM 2 kapasitas 4Kbyte.

- **Memory Map**

  20 SA → 5 digit hexadecimal.

  20 SA = 1Mbyte = 1024 Kbyte

\$00000	\$007FF	EPROM 1 2Kbyte
\$00800	\$017FF	EPROM 2 4Kbyte
\$01800	\$01FFF	RAM 1 2Kbyte
\$02000	\$02FFF	RAM 2 4KByte
\$03000	\$FFFFF	Kosong 1012KByte

  Nilai-nilai memory map tersebut didapatkan melalui perhitungan masing-masing saluran alamat seperti berikut:

  EPROM 1: 11 SA dari 20 SA

  Awal : 0|0|0000|0000|0000 = 00000

  Akhir: 0|0|0111|1111|1111 = 007FF

  EPROM 2: 12 SA dari 20 SA

  Awal : 00800

  12 SA: 00FFF

  Awal+SA = 017FF

  RAM 1: 11 SA dari 20 SA

  Awal : 01800

  11 SA: 007FF

  Awal+SA = 01FFF

  RAM 2: 12 SA dari 20 SA

  Awal : 02000

  12 SA: 00FFF

  Awal+SA = 02FFF

- **Conventional Method** (Tulis alamat awal-akhir dari tiap chip)

	A19	A18	A17	A16	A15	A14	A13	A12	A11	A10	A9	A8	A7	A6	A5	A4	A3	A2	A1	A0	Ket
EP1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	A0-A10 (CS0)
	0	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	
EP2	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	A0-A12 (CS1)
	0	0	0	0	0	0	0	1	0	1	1	1	1	1	1	1	1	1	1	1	
R1	0	0	0	0	0	0	0	1	1	0	0	0	0	0	0	0	0	0	0	0	A0-A12 (CS2)
	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1	1	1	1	1	1	
R2	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	A0-A13 (CS3)
	0	0	0	0	0	0	1	0	1	1	1	1	1	1	1	1	1	1	1	1	

  CS0 = common address → tidak terhubung ke rangkaian interfacing.

- **Perhitungan jumlah dan nomor kavling**

Keterangan	KByte	Jumlah Kavling	No Kavling
CS0	2	1	0
CS1	4	2	1,2
CS2	2	1	3
CS3	4	2	4,5
Total		**6 kavling**	**3 bit**

- **Tabel I/O Decoder**

INPUT			OUTPUT			
A13	A12	A11	CS3	CS2	CS1	CS0
0	0	0	1	1	1	0
0	0	1	1	1	0	1
0	1	0	1	1	0	1
0	1	1	1	0	1	1
1	0	0	0	1	1	1
1	0	1	0	1	1	1
1	1	0	x	x	x	x
1	1	1	x	x	x	x

- **K-MAPS**

CS0 = A13 + A12 + A11

A13\A12A11	00	01	11	10
0	0	1	1	1
1	1	1	d	d

CS1 = A13 + $\overline{A12}\ \overline{A11}$ + A12 A11


A13\A12A11	00	01	11	10
0	1	0	1	0
1	1	1	d	d

CS2 = $\overline{A12}$ + $\overline{A11}$

A13\A12A11	00	01	11	10
0	1	1	0	1
1	1	1	d	d

CS3 = $\overline{A13}$

A13\A12A11	00	01	11	10
0	1	1	1	1
1	0	0	d	d


A10 ··· A0
A10 ··· A0
A
B
C
74138
G2B
G2A
G1
A11
A12
A13
A14
A9
EPROM 1
EPROM 2
RAM 1
RAM 2
CS0
CS1
CS2
CS3